對于評估低電壓大電流電源的輸出特性時，應該準備什么樣的電子負載裝置？另外，當POL電源變為低電壓，超出電子負載裝置的電壓工作范圍時，又該如何應對呢？

當發生以上情況等時，應該有許多用戶不知道如何去應對。

什么是POL電源？

POL為Point of Load的略稱。是放置在靠近LSI (如微處理器、DSP、FPGA、ASIC)的DC/DC轉換器。

作為POL電源出現的其中一個原因為，半導體制造的微型化的發展。隨著微型化的不斷發展，晶體管的耐受電壓也隨之下降，LSI的電壓電源也必須低于以往的5V。

近年來，更是有低于1V的要求。由于低電壓化，以從前5V電源為例，可以允許±5%的變動。但是，在低電壓化的現在，則要求電源電壓的±2%左右的高精度規格。

因此，在不使用POL電源的情況下，則會因為布線電阻的電壓下降等原因很難控制在公差范圍內。

過度擁擠電路的問題點

當電路過于擁擠時，會產生哪些問題點呢？大體上說，會產生以下3個問題。

1. 由于布線電阻所造成的電壓下降

布線越長，電纜內含有的電阻成分就會使電壓下降的越多。

2. 由于接線間電容所造成的噪聲

存在于電線之間的雜散電容。

3. 由于電線之間的互感而產生的噪聲。

關于上述提到的第2種與第3種「噪聲」，如果電線是分開布線的話，噪聲應該不會被傳傳達，但是如果兩根電線處于平行狀態，那么噪聲會通過該電線之間的雜散電容以及互感傳達。

另外，近年來由于對低電壓 · 大電流的要求，POL電源的需求變得越來越高。流過大電流時所出現的電壓下降會造成低電壓下進一步的電壓下降，從而導致噪聲傳達。并且如之前所述一樣，無法保證LSI等的輸出電壓精度為±2%。