衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺談Verilog中casex語句

全棧芯片工程師 ? 來源:全棧芯片工程師 ? 2023-12-07 11:35 ? 次閱讀

代碼如下,大家看到這個代碼有什么體會?綜合會有什么Warning?

c50ab370-94aa-11ee-939d-92fbcf53809c.png

綜合會有告警如下:

c5132c12-94aa-11ee-939d-92fbcf53809c.jpg

注意:casez與casex都不可綜合,多用于仿真

casex、 casez 語句是 case 語句的變形。

在casex中,casex允許"x"、"z"和"?"值在比較時被當(dāng)做不關(guān)心的值。

在casez中,casez允許"z"和"?"對應(yīng)的bit在比較時會被忽略,x不會被忽略。

casex 用"x" 來表示無關(guān)值

casez 用"?" 來表示無關(guān)值

兩者的實(shí)現(xiàn)的功能是完全一致的,語法與 case 語句也完全一致。

在case item中,0、1、z、x都是要比較的,不會忽略。

但是我們可以使用casez忽略某些bit位。在使用casez時,最好使用?表示比較時要忽略的對應(yīng)比特。

case語句當(dāng)條件互斥時是沒有優(yōu)先級,但是條件選項(xiàng)不要求互斥。雖然這些條件選項(xiàng)是并發(fā)比較的,但執(zhí)行效果是誰在前且條件為真誰被執(zhí)行,詳細(xì)內(nèi)容分享在知識星球。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4124

    瀏覽量

    134005
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110400
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4828

    瀏覽量

    69063

原文標(biāo)題:Verilog中有casex? 注意,綜合會告警!

文章出處:【微信號:全棧芯片工程師,微信公眾號:全棧芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Verilog generate if 語句如何用systemc實(shí)現(xiàn)?

    Verilog generate if語句如何用systemc實(shí)現(xiàn)?例如:generateif (SIZE < 8)assign y = a & b & c;else
    發(fā)表于 08-28 12:06

    新手求解verilog 的生成塊語句 的意思

    verilog 的 generate for 語句好理解,但是 generate if 和 generate case 語句怎么理解??
    發(fā)表于 12-21 12:44

    veriloggenerate語句的用法分享

    generate為verilog的生成語句,當(dāng)對矢量的多個位進(jìn)行重復(fù)操作時,或者當(dāng)進(jìn)行多個模塊的實(shí)例引用的重復(fù)操作時,或者根據(jù)參數(shù)的定義來確定程序
    發(fā)表于 12-23 16:59

    chisel 可以用Verilog 語句嗎 ?

    chisel 可以用Verilog 語句嗎 ?
    發(fā)表于 03-11 14:23

    verilogif與case語句不完整產(chǎn)生鎖存器的原因分析

      在很多地方都能看到,verilogif與case語句必須完整,即if要加上else,case后要加上default語句,以防止鎖存器的發(fā)生,下載內(nèi)容中就談到了其中原因。
    發(fā)表于 09-16 09:29 ?24次下載

    FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明

    本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明免費(fèi)下載。
    發(fā)表于 03-27 10:55 ?6次下載
    FPGA視頻教程之<b class='flag-5'>Verilog</b><b class='flag-5'>中</b>兩種不同的賦值<b class='flag-5'>語句</b>的資料說明

    Verilog可綜合的循環(huán)語句

    Verilog中提供了四種循環(huán)語句,可用于控制語句的執(zhí)行次數(shù),分別為:for,while,repeat,forever。其中,for,while,repeat是可綜合的,但循環(huán)的次數(shù)需要在編譯之前就確定,動態(tài)改變循環(huán)次數(shù)的
    發(fā)表于 10-13 12:23 ?2w次閱讀

    Verilog教程之Verilog HDL程序設(shè)計(jì)語句和描述方式

    本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog教程之Verilog HDL程序設(shè)計(jì)語句和描述方式。
    發(fā)表于 12-09 11:24 ?47次下載
    <b class='flag-5'>Verilog</b>教程之<b class='flag-5'>Verilog</b> HDL程序設(shè)計(jì)<b class='flag-5'>語句</b>和描述方式

    verilog的initial語句說明

    解釋verilog HDL的initial語句的用法。
    發(fā)表于 05-31 09:11 ?0次下載

    簡述Verilog HDL阻塞語句和非阻塞語句的區(qū)別

    阻塞賦值,但從字面意思來看,阻塞就是執(zhí)行的時候在某個地方卡住了,等這個操作執(zhí)行完在繼續(xù)執(zhí)行下面的語句,而非阻塞就是不管執(zhí)行完沒有,我不管執(zhí)行的結(jié)果是什么,反正我繼續(xù)下面的事情。而Verilog的阻塞賦值與非阻塞賦值正好也是這個
    的頭像 發(fā)表于 12-02 18:24 ?6318次閱讀
    簡述<b class='flag-5'>Verilog</b> HDL<b class='flag-5'>中</b>阻塞<b class='flag-5'>語句</b>和非阻塞<b class='flag-5'>語句</b>的區(qū)別

    Verilog邏輯設(shè)計(jì)的循環(huán)語句和運(yùn)算符

    “ 本文主要分享了在Verilog設(shè)計(jì)過程中一些經(jīng)驗(yàn)與知識點(diǎn),主要包括循環(huán)語句(forever、repeat、while和for)、運(yùn)算符。”
    的頭像 發(fā)表于 03-15 11:41 ?5295次閱讀

    什么是SystemVerilog-決策語句-if-else語句

    決策語句(Decision statements)允許程序塊的執(zhí)行流程根據(jù)設(shè)計(jì)中信號的當(dāng)前值分支到特定語句。SystemVerilog有兩個主要的決策語句:if…else語句和case
    的頭像 發(fā)表于 02-09 14:15 ?1254次閱讀
    什么是SystemVerilog-決策<b class='flag-5'>語句</b>-if-else<b class='flag-5'>語句</b>?

    Verilog循環(huán)語句簡介

    在這篇文章,我們討論了可以在verilog中使用的不同類型的循環(huán) - for循環(huán),while循環(huán),forever循環(huán)和repeat循環(huán)。
    的頭像 發(fā)表于 04-15 09:19 ?3295次閱讀

    Verilog的If語句和case語句介紹

    我們在上一篇文章已經(jīng)看到了如何使用程序塊(例如 always 塊來編寫按順序執(zhí)行的 verilog 代碼。 我們還可以在程序塊中使用許多語句來控制在我們的verilog設(shè)計(jì)中信
    的頭像 發(fā)表于 05-11 15:37 ?4750次閱讀
    <b class='flag-5'>Verilog</b><b class='flag-5'>中</b>的If<b class='flag-5'>語句</b>和case<b class='flag-5'>語句</b>介紹

    Verilog常用的循環(huán)語句及用途

    本文主要介紹verilog常用的循環(huán)語句,循環(huán)語句的用途,主要是可以多次執(zhí)行相同的代碼或邏輯。
    的頭像 發(fā)表于 05-12 18:26 ?2679次閱讀
    百家乐官网押注最多是多少| 网络赌博游戏| 百家乐小音箱| 五家渠市| 百家乐闲庄和| 威尼斯人娱乐城003| 做生意风水摆件| 百家乐官网站| 赙彩百家乐官网游戏规则| 保单百家乐技巧| 百家乐官网投注网站| 百家乐博赌城| 678百家乐官网博彩娱乐场开户注册 | 属鼠做生意办公桌摆貔貅好不好| 圣淘沙百家乐官网的玩法技巧和规则 | 欢乐谷娱乐城| 百家乐最保险的方法| 波克棋牌下载| 花垣县| 威尼斯人娱乐网址| 迷你百家乐官网的玩法技巧和规则 | 百家乐群1188999| 百家乐官网免費游戏| 潘多拉百家乐的玩法技巧和规则| 百家乐官网园云鼎赌场娱乐网规则 | 百家乐什么平台好| 百家乐官网园小区户型图| 威尼斯人娱乐城返水| 百家乐桌颜色可定制| 百家乐越长的路| 同花顺百家乐官网的玩法技巧和规则 | 圆梦城百家乐娱乐城| 在线百家乐官网下| 百家乐官网破解打法| 波克棋牌免费下载| 百家乐代理荐| 亚洲百家乐官网博彩的玩法技巧和规则| 百家乐官网客户端皇冠| 立博官网| 任我赢百家乐自动投注分析系统| 任我赢百家乐官网软件|