本文介紹的智能控制單元采用數字信號處理器(DSP)及嵌入式實時操作系統完成各種數據的處理、通信和算法的設計，而狀態量的采集和執行信號輸出將由復雜可編程邏輯器(CPLD)完成，主要是基于CPLD內部硬件電路結構的可靠性和對狀態采集的實時性，該系統可以滿足系統控制實時性及可靠性的要求。

　　硬件設計

　　TMS320F2812DSP介紹

　　TMS320F2812DSP是德州儀器公司(TI)推出的32位高性能數字信號處理器，它具有峰值運行每秒150萬條指令(MIPS)的處理速度和單周期完成32×32位MAC運算功能，同時它還具有128k×16的片上Flash，18k×16的片上RAM以及大量的片上外設，包括A/D轉換模塊、2個事件管理器(EVA和EVB)，CAN總線控制器、2個串行通信接口模塊(SCIA和SCIB)、串行外設接口模塊(SPI)、多功能串行接口(McBSP)及56個通用I/O口。該DSP以高效的32位定點CPUTMS320C28xTM為核心處理器，其開發既可使用C28x匯編也可使用ANSIC/C++語言。此外TI公司還提供有虛擬浮點數學函數庫(IQ數學函數庫)、快速傅里葉變換(FFT)算法函數庫、濾波器庫等，這些函數庫可顯著簡化應用系統開發。

　　TMS320F2812強大的功能使其能滿足嵌入式智能控制單元的設計要求。

　　系統硬件設計

　　智能控制單元主要完成的任務包括：處理主控模塊控制命令、監測母線電力參數、溫度采集、保護控制算法的實現、檢測開關量的狀態、開關量的輸出控制及與監控中心的通信等。為了實現上述功能，并充分利用DSP TMS320F2812強大的外設功能及嵌入式操作系統的優點，DSP主要完成模擬量采集、數據處理、算法實現、溫度采集、通信及命令處理。同時為了狀態的快速檢測和輸出執行信號的可靠性，將由CPLD完成狀態量的監測、與DSP的通信、狀態信號的輸出及外部高電壓電路的控制。系統結構如圖1所示。系統硬件的設計包括各調理電路、CAN總線通信驅動、RS-232總線驅動和RS-485總線驅動及CPLD內部電路的設計。

　　?

　　圖1 智能控制單元系統結構圖

　　調理電路設計

　　調理電路包括交流電壓采集調理電路、開關量采集調理電路、開關量控制驅動電路。交流電壓信號的采集使用F2812 內置12位A/D轉換模塊，該模塊本身具有采樣保持電路且要求輸入電壓的范圍為0~3V，因此設計了由電壓互感器、電流電壓轉換電路和RC濾波構成隔離電路和由放大、電壓抬升、電壓跟隨器及限幅組成的調理電路，可將220V/50Hz的電壓信號轉換成0~3V的電壓信號。

　　開關量的采集采用CPLD實現。由于開關量經常出現抖動問題，因此其調理電路需采取措施去除開關抖動。在其調理電路中，采用電容C濾除輸入信號中的尖峰電壓(主要針對高頻干擾)，12V的穩壓二極管濾除干擾信號(主要針對低頻干擾)，光電耦合器是為了防止外部信號影響內部電路的工作;二極管VD用于保護光耦中的發光二級管以免發光二極管被反向擊穿開關量控制信號經CPLD的I/O管腳輸出。輸出信號經過光耦器件TLP127驅動外部的高電壓器件動作。

　　由于該智能控制單元主要是控制斷路器的關合，而斷路器的關合過程中會產生強的電磁效應，如果直接由DSP的GPIO管腳驅動，外部電磁干擾有可能使DSP的程序跑飛或使DSP復位，嚴重影響執行后果，所以系統中開關量的輸入/輸出均由CPLD完成，其可靠程度將加強。

　　通信模塊

　　F2812具有增強型CAN控制器eCAN模塊，其完全支持CAN2.0B協議，性能較之已有的DSP內嵌CAN控制器有較大的提高，在CAN總線通信時，數據傳輸更加靈活方便，數據量更大、可靠性更高、功能更加完備，因此本設計采用CAN總線實現智能終端的通信。通信模塊的硬件設計主要是CAN總線驅動電路的設計，選用飛利浦公司的CAN通信收發器PCA82C250作為F2812的CAN控制器和物理總線間接口，以實現對總線的差動發送和接收功能。為防止干擾信號的引入，設計中采用高速光耦6N137對F2812及物理總線隔離。RS-232的驅動芯片直接選用MAX232驅動芯片，而RS-485的驅動芯片采用SNLBC184，同時為了防止干擾信號進入，設計中采用光耦TLP521對F2812和RS-232及RS-485總線驅動芯片隔離。

　　CPLD模塊設計

　　在該智能控制單元中，CPLD是一個重要的組成部分，由CPLD組成的狀態采集及輸出執行系統可以獨立工作，主要是控制斷路器的異步關合，接受各種輸入的按鍵操作和狀態的輸入/輸出。同步控制時，CPLD接收DSP傳送的動作命令，即可以執行同步關合操作，同時，當狀態發生變化時，CPLD將發出中斷信號，由DSP讀取狀態并且作出相應的處理或傳送給監控中心。CPLD的輸入信號主要有異步的關、合、復位輸入，斷路器的位置信號、開關小車的位置信號、失壓跳閘、過流跳閘、系統電壓信號等。其信息輸出模塊的功能主要是顯示斷路器是否具備可以操動的條件、斷路器的合/分閘狀態、斷路器的動作執行情況、輸出控制斷路器動作命令等。CPLD的控制框圖如圖2所示。CPLD作為一個單獨的控制執行機構，通過編寫相應的VHDL代碼，即可以生成相應的操作電路，包括對各種輸入信號的鎖存、判斷和處理，以及對各種命令信號的執行，對輸出信號的控制。

　　軟件設計

　　軟件設計包括系統軟件設計和應用軟件設計。

　　圖2 CPLD的控制框圖

　　系統軟件設計的主要任務是實現μC/OS-Ⅱ在F2812上的移植;應用軟件設計的主要任務是系統功能的實現。

　　系統軟件設計

　　μC/OS -Ⅱ簡介

　　本設計系統軟件采用源代碼公開實時操作系統μC/OS-Ⅱ，它是一個基于優先級的、可移植、可固化、可裁剪、占先式實時操作系統，其絕大部分源碼是用ANSIC寫的。

　　μC/OS-Ⅱ在F2812上的移植要使用μC/OS-Ⅱ，首先要把內核成功移植到所使用的CPU上。μC/OS-Ⅱ在F2812上的移植工作包括4個內容。

　　a.在OS_CPU.H中定義與處理器相關的常量、宏及數據類型。例如關中斷和開中斷的定義分別為#defineOS_ENTER_CRITICAL()asm“DINT”及#defineOS_EXIT_CRITICAL()asm“EINT”。

　　b.調整和修改頭文件OS_CFG.H，以裁減或修改μC/OS-Ⅱ的系統服務，減少資源損耗。例如，

　　#defineOS_MBOX_EN0即禁止使用郵箱相關的代碼。

　　c.編寫C語言文件OS_CPU.C。由于本設計中未用到其他幾個函數，因此這里主要完成函數OSTaskStkInit()的編寫。OSTaskStkInit()用來初始化任務的堆棧結構，使其看起來象剛發生過中斷并將所有的寄存器保存到堆棧的情形一樣。

　　d.編寫匯編語言文件OS_CPU.ASM。本文件包括4個子函數程序：OSStartHighRdy()(運行最高優先級任務)，OSCtxSw()(任務級的任務切換)，OSIntCtxSw()(中斷級的任務切換)和OSTickISR()(μC/OS-Ⅱ時間節拍中斷函數)，這是μC/OS-Ⅱ移植中的重點和難點，這幾個函數的合理實現，是保證μC/OS-Ⅱ運行的基礎。

　　上述工作完成后，μC/OS-Ⅱ就可以運行了。

　　應用軟件設計

　　根據智能控制單元的功能要求，將系統分為交流電壓采集模塊、數據處理模塊、斷路器動作時間預測模塊、通信模塊、以及與CPLD的接口模塊共11個任務和3個中斷來實現，每個任務根據其實時性的要求并參照單調執行率調度法RMS分配一定的優先級、任務及中斷的定義，如表1所示。

　　優先級最高的是開始任務(TaskStart)，這是系統啟動后運行的第1個任務。在該任務中要完成系統及相關外設的初始化，并進行必要的自檢測，然后創建其余的各個任務。在完成其余各個任務創建之后，該任務要刪除自己，把系統資源讓給其他任務，整個系統開始正常運行。該任務的示意代碼如下：

　　/*系統及外設初始化*/

　　/*系統自檢測*/

　　/*創建各個任務*/

　　StartCpuTimer2();/*啟動時間片*/

　　OSStatInit();/*統計任務初始化*/

　　創建智能控制單元的各個應用任務;

　　KickDog();/*WatchDog復位*/

　　OSTaskdel(OS_PRIO_SELF);/*刪除開始任務*/

　　除了TaskStart()之外，其余各任務模塊的結構都是無限循環體，圖3給出了一般任務流程圖。

　　圖3 任務流程圖

　　任務通信與同步

　　μC/OS-Ⅱ提供了5種用于數據共享和任務通信的方法：信號量、郵箱、消息隊列、事件標志及互斥型信號量。信號量可以控制共享資源的使用權，也可以協調外部事件與任務的執行，提供了任務間通信、同步和互斥的最快通信，μC/OS-Ⅱ提供了3種類型的信號量，即二進制型、計數型和互斥型。事件標志可使任務與多個事件同步，若與多個事件的任何一個同步，稱為獨立型同步;若與多個事件都同步，稱之為關聯型同步。郵箱是一種通信機制，它可以發送一個指針型的變量，該指針指向一個包含了特定消息的數據結構。消息隊列是另一種通信機制，它可以使一個任務或中斷服務子程序向另一個任務發送以指針定義的變量，具體應用不同，每個指針指向的數據結構也不同。互斥型信號量是一種特殊的二進制型信號量，主要用于解決內在的互斥問題，減少實際應用中所必需的優先級翻轉。在設計智能控制單元軟件時，充分利用了μC/OS-Ⅱ提供的這些通信機制，以協調各獨立任務的運行。

　　通信協議的實現

　　F2812提供了標準的CAN2.0B總線協議，而此協議是一種物理層協議，因為該智能控制單元用于電力系統控制中，電力系統通用的應用層協議主要有CDT，MODBUS，DNP3.0等，在本設計的過程中應用層的協議將采用MODBUS協議，通信協議的實現比較復雜，但是由于采用了實時操作系統，通信協議的實現可以由操作系統統一管理，主要由數據的接收、發送、打包、解包任務完成。

　　總結

　　a.設計中使用具有多外設的新型高性能DSPTMS320F2812芯片，大大減少了系統硬件設計的工作量，縮短了開發周期。設計中采用了DSP最小系統與調理電路分開設計的方法，并且在DSP最小系統設計中采用多層板結構，并大量使用了貼片元件，以提高系統的穩定性及電磁兼容性。

　　b.作為基于優先級調度的嵌入式操作系統， 任務優先級的合理分配對系統的正常運行至關重要。在本設計中，對任務優先級的分配首先考慮是滿足系統實時性，其次在同等條件下再考慮任務的執行頻度，通過反復調整，最終確定優先級的分配表1。

　　c.本課題利用了基于CPLD的執行電路設計，由于CPLD的內部硬件結構的可靠性及快速的反應，非常適合電力系統控制，因此采用全CPLD(或ACTELFPGA)應是一個研究方向。

　　d.F2812作為TI公司推出的2000系列的新成員，目前在國內的開發和設計還處于摸索階段，本文中所提出的基于TMS320F2812+μC/OS-Ⅱ的系統設計思想會對F2812的學習和使用起到一定的促進作用。